

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **54-146581**

(43)Date of publication of application : **15.11.1979**

(51)Int.Cl. **H01L 21/66**

G01R 31/26

(21)Application number : **53-055134**

(71)Applicant : **MITSUBISHI ELECTRIC CORP**

(22)Date of filing : **09.05.1978**

(72)Inventor : **FUJII TOSHIYUKI**

(54) **ELECTRIC CHARACTERISTIC MEASURING DEVICE FOR SEMICONDUCTOR CHIP**

(57)Abstract:

PURPOSE: To ensure a quick measurement of the characteristics of each chip by providing the measuring needle which features a simultaneous pressure contact to each electrode and the semiconductor chip inserted into the pocket of the container.

CONSTITUTION: A pressure contact is decured for measuring needle 5a and 5b of measurement plate 10a to cathode K and gate G of each semiconductor chip 4 within each pocket 2 of insulating substance 1. At the same time, a pressure contact is given between measuring needle 7 of measurement plate 10b and anode A through the pierced hole of substance 1. Then the connection between each measuring needle and measuring instrument 9 is switched in sequence with every chip 4 to measure the electric characteristics. With this method, the intermittent feeding mechanism can be omitted, thus ensuring a quick measurement.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑫公開特許公報 (A)

昭54—146581

⑤Int. Cl.²
H 01 L 21/66
G 01 R 31/26

識別記号 ⑤2日本分類
99(5) C 6

庁内整理番号 ④3公開 昭和54年(1979)11月15日
6851—5F
7807—2G

発明の数 1
審査請求 未請求

(全 5 頁)

⑤4半導体チップの電気的特性測定装置

電機株式会社北伊丹製作所内

②1特 願 昭53—55134

②1出 願 人 三菱電機株式会社

②2出 願 昭53(1978)5月9日

東京都千代田区丸の内二丁目2
番3号

②2発 明 者 藤井利之

②4代 理 人 弁理士 葛野信一 外1名

伊丹市瑞原4丁目1番地 三菱

明 細 書

1. 発明の名称

半導体チップの電気的特性測定装置

2. 特許請求の範囲

(1) 主面に複数個の電極を有する半導体チップが挿入される複数個のポケットを絶縁体の表面に整列させて設けた半導体チップ収容器、上記各ポケットに挿入された半導体チップに同時にかつそれぞれの各電極に同時にそれぞれ加圧接触する測定針が取り付けられた測定基板、および上記各半導体チップ毎にそれぞれの各電極に加圧接触する測定針への接続を切り換えて上記半導体チップの電気的特性を測定する測定器を備えた半導体チップの電気的特性測定装置。

3. 発明の詳細な説明

この発明は半導体チップ収容器に収容された複数個の半導体チップの電気的特性を測定する半導体チップの電気的特性測定装置の改良に関するものである。

一般に、メサ形サイリスタなどの半導体素子に

おいては、複数個の半導体チップが形成された半導体ウェーハの状態では上記各半導体チップの電気的特性を精密に測定することができないので、上記半導体ウェーハを個々の半導体チップに分割し、分割された個々の半導体チップをプラスチックなどの電気的絶縁物からなる半導体チップ収容器に収容して個々の半導体チップの電気的諸特性を測定し、それぞれの測定結果にもとづいて良品と不良品とに選別している。

第1図は従来のメサ形サイリスタの半導体チップ収容器の一例を示す斜視図、第2図は上記従来例の要部を示す断面図である。

図において、(1)はメサ形サイリスタの半導体チップ収容器を構成する絶縁体である。(2)は絶縁体(1)の表面部にその縦および横方向にそれぞれ複数個設けられメサ形サイリスタの半導体チップが挿入されるポケット、(3)はポケット(2)の底面に設けられ絶縁体(1)を貫通する貫通孔、第2図に破線で示す(4)はメサ形サイリスタの半導体チップである。

次に、絶縁体(1)の各ポケット(2)に挿入された半

導体チップ(4)の電気的特性を測定する従来の測定装置の動作機構を第3図に示す断面図で説明する。

図において、(5a)および(5b)はそれぞれポケット(2)内の半導体チップ(4)のカソード電極Kおよびゲート電極Gに加圧接触するカソード測定針およびゲート測定針、(6)はカソード測定針(5a)およびゲート測定針(5b)が固定され上下運動可能なカソード・ゲート測定子(以下「KG測定子」と呼ぶ)、(7)はポケット(2)内の半導体チップ(4)のアノード電極Aに貫通孔(3)内を通して加圧接触するアノード測定針、(8)はアノード測定針(7)が固定され上下運動可能なアノード測定子(以下「A測定子」と呼ぶ)、(9)はカソード測定針(5a)、ゲート測定針(5b)、およびアノード測定針(7)にそれぞれ接続され半導体チップ(4)の電気的特性を測定する測定器である。なお、絶縁体(1)はKG測定子(6)とA測定子(8)との中間部に介在し前後左右に各ポケット(2)の相互間の距離づつ間欠送りができるようになっている。

このような動作機構を有する測定装置によつて

(3)

わずかな振動でも、半導体チップ(4)の隅が貫通孔(3)内に落ち込み逆立ちになり測定そのものが不可能になつたりする。そこで、これを防止するためには、貫通孔(3)の孔径を小さくするとともに、測定装置全体の機械的精度をより一層高くする必要がある、必ずしも容易ではなかつた。更に、1個の半導体チップ(4)の電気的特性の測定時間が0.2秒で、絶縁体(1)の間欠送り時間が2秒であるとするれば、400個の半導体チップ(4)を測定するに要する時間が約15分もかかるので、測定装置の処理能力を大きくすることも、必ずしも容易ではないという問題もあつた。

この発明は、上述の問題点に鑑みてなされたもので、各ポケット内に挿入された各半導体チップに同時にそれぞれの複数の電極に同時に加圧接触する測定針が取り付けられた測定子板を使用することによつて、上記半導体チップ収容器の間欠送り機構のない、外形寸法の小さい半導体チップでもその電気的特性を容易に測定することができるとともに測定時間を短縮することができる半導

(5)

各ポケット(2)に挿入された半導体チップ(4)の電気的特性を測定し、それぞれの測定結果にもとづいて良品と不良品とを選別することができる。

しかしながら、上記測定装置の処理能力の増大を図るために、絶縁体(1)のポケット(2)の数を多くすると、その数に比例して絶縁体(1)の外形寸法も大きくなるので、絶縁体(1)の前後左右の間欠送り機構をはじめとする装置全体の機械精度が低下するという問題があつた。このために、例えば、ポケット(2)の数が $20 \times 20 = 400$ 個、ポケット(2)の相互間の距離が8mm、絶縁体(1)の外形寸法が200mm角である場合には、A測定子(8)のアノード測定針(7)が支障なく通り得る貫通孔(3)の許容最小孔径は約2mmであつた。このような孔径2mmの貫通孔(3)内を通してアノード測定針(7)によつて測定される半導体チップ(4)の外形寸法は3mm角以上であることが必要であつた。例えば、半導体チップ(4)の外形寸法が2.5mm角以下である場合は、これをポケット(2)内へ挿入するとき、半導体チップ(4)の隅が貫通孔(3)内に落ち込み破損したり、測定時の

(4)

体チップの電気特性測定装置を提供することを目的とする。

第4図はこの発明の半導体チップの電気的特性測定装置の一実施例の構成とその動作機構とを説明するための断面図である。

図において、(10a)は絶縁体(1)の各ポケット(2)内に挿入された半導体チップ(4)に同時にそれぞれのカソード電極Kおよびゲート電極Gにそれぞれカソード測定針(5a)およびゲート測定針(5b)が同時に加圧接触できるように絶縁板に取り付けられた第1の測定子板、(10b)は絶縁体(1)の各ポケット(2)内に挿入された半導体チップ(4)に同時にそれぞれのアノード電極Aに各ポケット(2)の底面に設けられた貫通孔(3)を通してそれぞれアノード測定針(7)が同時に加圧接触できるように絶縁板に取り付けられた第2の測定子板である。

絶縁体(1)の各ポケット(2)内に挿入された半導体チップ(4)の電気的特性を測定する場合には、絶縁体(1)をはさんで第1の測定子板(10a)と第2の測定子板(10b)とを対向させ、絶縁体(1)の各ポケッ

(6)

ト(2)内の各半導体チップ(4)のカソード電極Kとゲート電極Gとにそれぞれ第1の測定基板(10a)のカソード測定針(5a)とゲート測定針(5b)とを加圧接触させるとともに、各半導体チップ(4)のアノード電極Aにそれぞれ第2の測定基板(10b)のアノード測定針(7)を絶縁体(1)の各貫通孔(3)内を通して加圧接触させる。しかるのち、各半導体チップ(4)に加圧接触されたアノード測定針(7)、カソード測定針(5a)、およびゲート測定針(5b)と測定器(9)との接続を各半導体チップ(4)毎に順次切り換えることによつて各半導体チップ(4)の電気的特性が測定される。

このように、この実施例の電気的特性測定装置では、絶縁体(1)の間欠送り機構を設ける必要がないので、第2の測定板(10b)のアノード測定針(7)を通し得る貫通孔(3)の孔径を小さくすることができるために、外径寸法の小さい半導体チップでもその電気的特性を容易に測定することができる。また、各半導体チップ(4)に接続された測定針(5a)、(5b)、(7)と測定器(9)との接続を各半導体チップ(4)

(7)

露出面に同時に加圧接触するアノード測定針(7)とが取り付けられた第3の測定基板である。

絶縁体(1)の各ポケット(2)内に挿入された半導体チップ(4)の電気的特性を測定する場合には、この半導体チップ収容器と第3の測定基板(10c)とを対向させ、絶縁体(1)に設けられた各測定端子(11)、各ポケット(2)内の半導体チップ(4)のカソード電極K、およびゲート電極Gにそれぞれ第3の測定基板(10c)のアノード測定針(7)、カソード測定針(5a)、およびゲート測定針(5b)を加圧接触させる。しかるのち、各半導体チップ(4)毎にアノード測定針(7)、カソード測定針(5a)、およびゲート測定針(5b)と測定器(9)との接続を切り換えることによつて各半導体チップ(4)の電気的特性が測定される。

この実施例の電気的特性測定装置では、各ポケット(2)の底面に貫通孔を設ける必要がないので、第4図の実施例より外形寸法の一層小さい半導体チップでもその電気的特性を容易に測定することができる上に、第4図に説明した第2の測定基板(10c)が不要になるので、第4図の実施例よりそ

(9)

毎に順次切り換えてそれぞれの電気的特性を測定することができるので、間欠送りに要する時間が必要でなく、測定時間の短縮を図ることができる。例えば、 $20 \times 20 = 400$ 個のポケットを有する半導体チップ収容器のそれぞれのポケットに挿入された半導体チップの電気的特性を全数測定するのに従来例の装置では15分必要であつたのに対し、2分以内にできるように短縮することができた。

第5図はこの発明の他の実施例の構成とその動作機構とを説明するためにその要部を示す断面図である。

図において、(11)は絶縁体(1)の各ポケット(2)の相互間の表面に露出面を有するように埋設された測定端子、(12)は絶縁体(1)に埋設され一方の端部が各ポケット(2)の底面に露出し他方の端部が各測定端子(11)に接続された電気的導電性のよい導体、(10c)は各ポケット(2)内に挿入された半導体チップ(4)に同時にそれぞれのカソード電極Kおよびゲート電極Gに同時にそれぞれ加圧接触するカソード測定針(5a)およびゲート測定針(5b)と各測定端子(11)の

(8)

の構造を簡単化することができる。また、第4図に説明した実施例と同様に、測定時間の短縮を図ることができることは言うまでもない。

次に、上記実施例の装置によつて半導体チップの良品と不良品とが選別されその不良品を除去する方法について第6図に要部を示す断面図で説明する。

図において、(13)は真空装置に真空バルブ(図示せず)を介して接続され、この真空バルブの開放によつて絶縁体(1)のポケット(2)内から半導体チップ(4)を吸引する真空チャック、(14)は絶縁体(1)の各ポケット(2)と対応する部位に真空チャック(13)を固定する真空チャック固定板である。

絶縁体(1)の各ポケット(2)内の半導体チップ(4)の不良品のみを除去する場合には、まず、上述の各半導体チップ(4)の測定時に、その測定結果にもとづいて、各半導体チップ(4)の良、不良の情報とその位置とを別の記憶装置に記憶させる。そして、絶縁体(1)の各ポケット(2)上に各真空チャック(13)が位置するように真空チャック固定板(14)を取り付け

る。しかるのち、絶縁体(1)の各ポケット(2)内の半導体チップ(4)の良品と不良品とを記憶する記憶装置の指令によつて、半導体チップ(4)の不良品が挿入されているポケット(2)上に位置する真空チャック(3)に接続された真空バルブを開放すると、半導体チップ(4)の不良品のみが真空バルブ(3)に吸引されてこれらの不良品を容易に除去することができる。

なお、これまで、メサ形サイリスタの半導体チップについて説明したが、この他の半導体素子の半導体チップにも適用することができる。

以上、説明したように、この発明によれば、主に複数の電極を有する半導体チップが挿入される複数のポケットを絶縁体の表面に整列させて設けた半導体チップ収容器と上記各ポケットに挿入された半導体チップに同時にかつそれぞれの各電極に同時にそれぞれ加圧接触する測定針が取り付けられた測定基板とを備えて、半導体チップ毎にそれぞれの各電極に加圧接触する測定針への接続を切り換えて上記半導体チップの電気的特性

(1)

図において、(1)は絶縁体、(2)はポケット、(3)は貫通孔、(4)は半導体チップ、(5a)、(5b)、(7)はそれぞれ測定針、(6)はK G測定子、(8)はA測定子、(9)は測定器、(10a)、(10b)、および(10c)はそれぞれ第1、第2、および第3の測定基板、(11)は測定端子、(12)は導体、(13)は真空チャック、(14)は真空チャック固定板である。

なお、図中同一符号はそれぞれ同一もしくは相部分を示す。

代理人 葛野 信一(外1名)


を測定するので、従来例のように、上記半導体チップ収容器の間欠送り機構を設ける必要がない。このために、上記半導体チップの電気的特性の測定時間を短縮することができるとともに、外径寸法の小さい半導体チップでもその電気的特性を容易に測定することができる。

4. 図面の簡単な説明


第1図は従来のメサ形サイリスタの半導体チップ収容器の一例を示す斜視図、第2図は上記半導体チップ収容器の要部を示す断面図、第3図は上記半導体チップ収容器に收容された半導体チップの電気的特性を測定する従来の測定装置の動作機構を説明するための要部を示す断面図、第4図はこの発明の半導体チップの電気的特性測定装置の一実施例の構成とその動作機構を説明するための要部を示す断面図、第5図はこの発明の他の実施例の構成とその動作機構を説明するための要部を示す断面図、第6図は上記実施例の装置によつて選別された半導体チップの不良品を除去する方法を説明するための要部を示す断面図である。

(2)

第1図



第2図



(3)

